回答数
7
浏览数
1042
一个人的浮夸
程序员在不同的时代确实是有很大的差别。今天这个时代已经不同了,前端开发越来越成熟,各大浏览器对前端程序支持也非常好。 而后端程序基本上还是原来那一些变化也不是太大,并且很多前端程序员也会懂得一些后.....
别说你爱我可以吗
1 加班比较严重2 因为华为海思作为一个行业领先的半导体公司,在研发方面要求非常高,加班是常态。而后端工程师的工作内容比较复杂,需要处理大量的逻辑和细节,所以需要加班来保证项目能够按时完成。工资相对于其他行业的同等职位而言是比较高的。3 不过,随着公司的发展和管理方式的优化,未来或许会缓解加班情况。同时,工资高并不是唯一的考量,个人的兴趣和职业规划也很重要。
如花似梦用深情
IC设计职位介绍之“数字后端设计工程师” 数字后端处于数字IC设计流程的后端,属于数字IC设计类岗位的一种。在IC设计中,数字后端所占的人数比重一直是最多的,而且随着芯片规模不断加大,后端工程师需要的人数将会越来越多。 一般来说,数字后端按岗位类别可以分为:逻辑综合,布局布线physical design,静态时序分析(STA),功耗分析Power analysis,物理验证physical verification等岗位。人才的需求量进一步加大,这也是现阶段数字后端工程师招聘量巨大的原因。 1、主要干什么? 逻辑综合(Synthesis) 主要负责将RTL code转换为实际后端使用的netlist网表, 一个好的网表对布局布线的工作起到决定性作用。要尽可能做到performance, power, area的优化。尤其是现如今的一些要求高性能的设计,对综合的要求非常高。 综合质量很大一定程度上取决于综合软件的性能,业界流行的两个综合工具是Synopsys的Design Compiler和Cadence的Genus,熟练的掌握两个工具的使用方法是综合工作的一个基本条件。 布局布线(PD) 布局布线是数字后端中占比最大的工作,主要负责netlist到GDSII的转化过程,步骤包括Floorplan,Place,CTS,Optimize,Route,ECO等,确保自己负责的模块满足时序还有物理制造的要求。同时,需要协同其他工程师,及时提供他们需要的文件,比如def, spef,网表等。是数字后端中最核心的工作。 布局布线对工具的依赖程度较强,而且工具操作相对来说较为复杂。业界较为常用的是cadence的Innovus软件和Synopsys的ICC,掌握这两大工具的使用需要花费一定的时间。 静态时序分析(STA) 静态时序分析简称为STA,时序验证分析是数字后端中的重要一块内容,芯片需要满足各种corner下面的setup,hold时序要求以及其他的transition, capacitance, noise等要求。STA需要制定整个芯片的sdc约束文件,选择芯片需要signoff的corner以及全芯片的timing eco流程。是一份难度要求很高的工作。 静态时序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus两大软件的使用方法。 物理验证(PV) 物理验证也是tape out前的一项重要事项。如果物理验证有错,那芯片生产就会失败。在布局布线工具中,软件只能检查到金属层上的物理违反,而真正的物理验证需要检查到器件底层(base layer).因此,物理验证需要将金属层和底层金属合并到一起,进行全芯片的drc检查。同时,还需要做全芯片的LVS(版图与原理图一致性检查),ERC(电气规则检查)。确保芯片没有任何物理设计规则违反。 物理验证一般在mentor公司的calibre中进行,是业界标准的物理验证工具。 功耗分析(PA) 功耗分析也是芯片signoff的重要一大块,随着现在芯片的规模越来越大,功耗在芯片的中的地位也越来越高。功耗分析的两大任务是分析IR drop(电压降)和EM(电迁移)。及时将结果反馈给布局布线任务组,让他们及时修改后端设计图,解决设计中潜在的问题。 一般功耗分析使用的工具有Ansys公司的redhawk,以及cadence公司的voltus和synopsys公司的ptpx。 2、主要打交道的人 数字后端工程师通常都是以一个项目组作为一个团队,前面说的这些任务都会分为不同的角色。通常,一个项目中会有一名顶层工程师,一名STA工程师,一名功耗分析工程师,一名物理验证工程师以及若干名模块工程师,这些工程师需要相互合作,共同完成全芯片的RTL到GDSII的过程,同时确保没有时序以及物理验证上的违例。 数字后端工程师还需要经常与前端工程师打交道,确保网表的功能正确以及sdc的正确制定,及时将后仿文件交付给前端,让前端工程师能尽快通过仿真发现潜在的设计问题。 DFT工程师也是我们经常与要交流的,因为测试逻辑设计在现在的芯片中的比重越来越大,后端工程师需要与DFT工程师确认好测试SDC的制定,扫描链scan chain的物理走向等任务。 3、需要掌握的技能和条件。 数字后端主要以软件工具为主,主要掌握以下软件(以cadence, synopsys,mentor公司为主) 布局布线:InnovusEncounter, ICC2ICC 综合:DC, Genus 物理验证:Calibre 静态时序分析: PrimeTime, Tempus 功耗分析: Redhawk, Voltus,PTPX 每种平台需要你掌握的技能不大一样,通常学会每种平台下学会一种工具即可。一个初级工程师想全部掌握这些技能也很难,如果这些工具你都会使用,就变成老司机了。 由于数字后端工程师需要跑一些自动化的任务,所以掌握必要的脚本语言也是必须的,比如掌握下面知识就显得比较重要: Verilog TCL Perl Python 所有的技术类岗位,主要看的两点就是:专业技能(skills)和项目经验(experience)。所以除了上面列的这些技能,你能实际做过一两个项目,哪怕是一些小模块的后端设计,也是很重要的,尤其是做项目过程中积攒的debug经验。 如果你是在校学生,学校里实践数字后端的机会较少,所以基本上你只要简单懂一点流程以及时序方面的内容,可能就可以找到数字后端工程师的职位了。现在在校学生通过各种渠道(比如E课网),很多同学都掌握了上面的这些技能,甚至积累了一两个项目经验。会的人多了,招聘的要求也自然高一些了。 现阶段,数字后端工程师主要还是以招聘研究生为主,本科生招的很少。不过好消息是对专业的要求并不是很苛刻,并非集成电路方向不可,只要你掌握了上面的这些技能,哪怕不相关专业,比如材料、物理、自动化、机械等专业,也是可以成功应聘。 学历本科的同学也不要气馁,有工作经验的本科生,还是可以找到数字后端工程师的职位的,而且有很多成功的例子的。毕业学校一般的同学也不要气馁,985高校毕业,肯定是有优势的,但毕竟每年毕业生不多,在现在IC行业整体缺人的大背景下,依然会招收学校排名一般的学生的;当然前提还是一样,有专业技能(skills)和项目经验(experience)。
二愣呆瓜
华为海思是华为公司旗下的芯片设计及研发部门,其产品涵盖了多个领域,例如物联网、云计算、智能家居等,被誉为中国介入高端芯片领域的主要代表之一。作为华为的核心部门,海思的技术水平非常高,因此,其后端工程师的加班情况也比较严重。据了解,在海思后端工作的员工经常需要进行连续加班,并且加班时间长,有时需要在周末和节假日工作。而这种加班情况在当前科技行业也是非常普遍的,因为高技术领域的工作压力和竞争压力都比较大,要求员工保持高度的专注度和工作效率。当然,由于海思是一家国际知名的公司,其员工的工资待遇还是比较优厚的。根据官方公开的数据显示,华为海思的员工薪资待遇相对于行业水平来说是比较高的,包括基本工资、奖金、补贴等都比较丰厚。不过,具体的薪资待遇还与员工的个人表现、工作经验、职位等因素有关。总的来说,海思后端工程师的加班情况较为严重,但是相应的薪资待遇也是比较优厚的。如果您对后端开发方面感兴趣,可以在掌握相关技能和经验的基础上考虑加入华为海思等知名企业。
爱情终究是一场梦
回答:RD(后端研发工程师简称)一般指后端工程师。
延伸:
后端工程师隶属于软件研发工程师,是从事软件开发相关工作人员,其主要职责是平台设计、接口设计和功能实现。
主要职责
集中在三大部分,分别是平台设计、接口设计和功能实现。平台设计主要是搭建后端的支撑服务容器;接口设计主要针对于不同行业进行相应的功能接口设计,通常一个平台有多套接口,就像卫星导航平台设有民用和军用两套接口一样;功能实现则是完成具体的业务逻辑实现。
参考资料来源:百度百科-RD
劳资是好人成全两贱人
华为海思作为华为旗下的一家半导体公司,以研发芯片和智能终端为主要业务,拥有很高的技术实力和竞争力。对于其后端工程师而言,加班情况和工资待遇也是大家关心的问题。下面我就这两个问题分别进行讨论。首先,根据市场普遍的反映,在半导体行业中,后端工程师的加班比较严重。由于后端设计本身需要花费大量的时间和精力来对电路的布局实施、验证和优化等,所以加班情况比较常见。特别是在新项目开发的初期,可能需要长时间的不间断加班,以满足产品上市的截止时间。其次,从工资待遇方面来看,华为海思的后端工程师薪资是比较高的。根据网络公开的数据显示,华为海思的后端工程师的月薪可以达到1万以上,甚至有的人月薪超过2万。对于有很强技术能力的工程师来说,还可能获得年终奖、股票等福利,总体来说待遇还是比较优厚的。当然,具体工资待遇和加班情况还是需要根据个人的实际情况而定。对于想要进入半导体行业、成为后端工程师的人来说,还需要深入了解相关行业的情况,尽可能地了解自己的能力和职业发展方向,做出更明智的选择。